Andere Kunden interessierten sich auch für
![Optimisation de la puissance dans les circuits de routage des FPGA]( "Optimisation de la puissance dans les circuits de routage des FPGA")
Optimisation de la puissance dans les circuits de routage des FPGA36,99 €![Nouveau protocole de routage sécurisé à faible consommation d'énergie pour les réseaux mobiles de type WSN]( "Nouveau protocole de routage sécurisé à faible consommation d'énergie pour les réseaux mobiles de type WSN")
Nouveau protocole de routage sécurisé à faible consommation d'énergie pour les réseaux mobiles de type WSN26,99 €![Évaluation de divers protocoles de routage dans les réseaux VANET]( "Évaluation de divers protocoles de routage dans les réseaux VANET")
Évaluation de divers protocoles de routage dans les réseaux VANET29,99 €![Analyse des performances des protocoles de routage des MANET sous les menaces de sécurité]( "Analyse des performances des protocoles de routage des MANET sous les menaces de sécurité")
Analyse des performances des protocoles de routage des MANET sous les menaces de sécurité46,99 €![Enquête sur les méthodes de routage dans un scénario VLSI à faible puissance]( "Enquête sur les méthodes de routage dans un scénario VLSI à faible puissance")
Enquête sur les méthodes de routage dans un scénario VLSI à faible puissance51,99 €![Onduleur multiniveau basé sur le photovoltaïque pour le réseau électrique]( "Onduleur multiniveau basé sur le photovoltaïque pour le réseau électrique")
Onduleur multiniveau basé sur le photovoltaïque pour le réseau électrique26,99 €![Une méthode de routage dans les WSN]( "Une méthode de routage dans les WSN")
Une méthode de routage dans les WSN26,99 €
L'intégration à très grande échelle (VLSI) est un processus qui consiste à créer un circuit intégré en reliant un grand nombre de transistors sur une seule puce. Un circuit intégré tridimensionnel a un effet positif sur l'exécution et la longueur des fils dans un système d'alimentation. Un circuit intégré tridimensionnel devient un processus de développement où les délais de connexion et la puissance sont réduits. Les différentes couches du CI 3D qui ont été reliées pourraient être réalisées en utilisant la méthode du via en silicium. Elle offre de meilleures performances que l'approche conventionnelle en raison de la réduction de la longueur et de la consommation d'énergie. Une technique de mécanisme d'accès de test est devenue importante en raison de l'impact du coût de routage. Si un grand nombre de TSV est utilisé, cela entraîne une consommation de surface supérieure et augmente le coût final de la puce. La distribution inégale des TSV est due à la procédure de collage des strates. Elle affecte non seulement la surface mais aussi la longueur des fils et la température. Lors de la phase de routage, les via à travers le silicium peuvent être réalisés en identifiant les espaces blancs du système de circuit intégré.