Redução do tempo de teste durante a concepção para a Testabilidade

Redução do tempo de teste durante a concepção para a Testabilidade

Desenho ASIC

Versandkostenfrei!
Versandfertig in 6-10 Tagen
29,99 €
inkl. MwSt.
PAYBACK Punkte
15 °P sammeln!
Como a tecnologia VLSI está encolhendo continuamente para nós de tecnologia inferior, precisamos de uma técnica eficiente para testes. Agora, confiabilidade e testabilidade são os dois parâmetros importantes no projeto VLSI de hoje. Reduzir o tempo de teste é o maior desafio no DFT (ou teste) baseado em varredura a seqüência que, quando aplicada a um circuito digital, permitirá ao equipamento de teste automático distinguir entre o comportamento correto do circuito e o comportamento defeituoso do circuito causado por defeitos. Agora, as máquinas ATE são máquinas muito caras, ou sej...