Andere Kunden interessierten sich auch für
![Redução do tempo de teste durante a concepção para a Testabilidade]( "Redução do tempo de teste durante a concepção para a Testabilidade")
Redução do tempo de teste durante a concepção para a Testabilidade29,99 €![ANALISI IN TEMPO REALE DEL SISTEMA DI MONITORAGGIO DEL LIVELLO DELLE ACQUE SOTTERRANEE]( "ANALISI IN TEMPO REALE DEL SISTEMA DI MONITORAGGIO DEL LIVELLO DELLE ACQUE SOTTERRANEE")
ANALISI IN TEMPO REALE DEL SISTEMA DI MONITORAGGIO DEL LIVELLO DELLE ACQUE SOTTERRANEE35,99 €![Progettazione di un quadcopter solare (un approccio basato sull'ottimizzazione del tempo di volo)]( "Progettazione di un quadcopter solare (un approccio basato sull'ottimizzazione del tempo di volo)")
Progettazione di un quadcopter solare (un approccio basato sull'ottimizzazione del tempo di volo)26,99 €![Analisi delle celle SRAM per la riduzione del consumo di energia con tecniche a basso consumo]( "Analisi delle celle SRAM per la riduzione del consumo di energia con tecniche a basso consumo")
Analisi delle celle SRAM per la riduzione del consumo di energia con tecniche a basso consumo40,99 €![Progettazione e simulazione di un filtro LMS a convergenza variabile nel tempo]( "Progettazione e simulazione di un filtro LMS a convergenza variabile nel tempo")
Progettazione e simulazione di un filtro LMS a convergenza variabile nel tempo26,99 €![Progettazione e assemblaggio di un banco di prova per batterie agli ioni di litio]( "Progettazione e assemblaggio di un banco di prova per batterie agli ioni di litio")
Progettazione e assemblaggio di un banco di prova per batterie agli ioni di litio26,99 €![Approccio di selezione dinamica delle celle per la riduzione delle interferenze di cella]( "Approccio di selezione dinamica delle celle per la riduzione delle interferenze di cella")
Approccio di selezione dinamica delle celle per la riduzione delle interferenze di cella23,99 €
Poiché la tecnologia VLSI si sta continuamente riducendo a nodi tecnologici più bassi, abbiamo bisogno di una tecnica efficiente per i test. Ora, l'affidabilità e la testabilità sono entrambi parametri importanti nella progettazione VLSI di oggi. Ridurre il tempo di test è la sfida principale in scan based DFT (o test) la sequenza che, quando applicata a un circuito digitale, permetterà alle apparecchiature di test automatico di distinguere tra il comportamento corretto del circuito e quello difettoso causato dai difetti. Ora, le macchine ATE sono macchine molto costose, cioè (i) un numero maggiore di modelli di test richiederà più tempo per essere eseguito e questo si traduce in un costo maggiore. (ii) più architettura di dati per un test efficace dal punto di vista dei costi. Quindi, più volume di pattern richiederà più capacità di archiviazione. Un volume di pattern più grande richiede anche più tempo per l'operazione di scansione nel DUT. Il compilatore DFT di Synopsys viene utilizzato per generare il progetto di scansione verificato. Lo strumento ATPG genera vettori che possono rilevare il volume necessario per memorizzare più memoria, il che comporterà un costo maggiore. Lo strumento ATPG genera un rapporto statistico in seguito che ci dice informazioni sulla categoria di errore che dobbiamo interpretare per debuggare i problemi di copertura. Il miglioramento del tempo di test riordinando le celle di scansione è l'obiettivo principale.