49,00 €
inkl. MwSt.
Versandkostenfrei*
Versandfertig in 6-10 Tagen
payback
0 °P sammeln
  • Broschiertes Buch

Kryptographie ist heutzutage zentraler Bestandteil inmodernen Rechensystemen. Besonders in heterogenen Client-Server-Systemenwerden spezielle Anforderungen an diekryptographischen Komponenten gestellt: Effizienz undFlexibilität.Effizienz für eine schnelle Verarbeitung der Anfragenmit einem Hauptaugenmerk auf dem Datendurchsatz,weniger auf der Latenz.Flexibilität neue kryptographische Protokolle leichtzu implementieren oder die bestehenden leicht zumodifizieren.Dieses Buch stellt den Entwurf und dieImplementierung eines kryptographischen Coprozessorsmit einer Mehrkern-Architektur vor. Der…mehr

Produktbeschreibung
Kryptographie ist heutzutage zentraler Bestandteil inmodernen Rechensystemen. Besonders in heterogenen Client-Server-Systemenwerden spezielle Anforderungen an diekryptographischen Komponenten gestellt: Effizienz undFlexibilität.Effizienz für eine schnelle Verarbeitung der Anfragenmit einem Hauptaugenmerk auf dem Datendurchsatz,weniger auf der Latenz.Flexibilität neue kryptographische Protokolle leichtzu implementieren oder die bestehenden leicht zumodifizieren.Dieses Buch stellt den Entwurf und dieImplementierung eines kryptographischen Coprozessorsmit einer Mehrkern-Architektur vor. Der Coprozessorimplementiert RSA undElliptische-Kurven-Kryptographie (ECC) als eineSystem-on-a-Chip (SoC) Lösung auf einemField-Programmable-Gate-Array (FPGA). Neben der Erklärung der mathematischen Grundlagen,den kryptographischen Protokollen und denEntwurfskriterien, wird dasHardware-Software-Codesign auf einerMehrkern-Architektur mit verschiedenenProzessorentypen motiviert.
Autorenporträt
Molter Hans Gregor§Hans Gregor Molter, Dipl.-Inform: Studium der Informatik mit demSchwerpunktfach technische Informatik an der TechnischenUniversität Darmstadt, 2007.Wissenschaftlicher Mitarbeiter am Institut IntegrierteSchaltungen und Systeme, TU Darmstadt.Forschungsschwerpunkte: Sicherheit in eingebetteten Systemen,Berechenbarkeitsmodelle für FPGAs.