26,99 €
inkl. MwSt.
Versandkostenfrei*
Versandfertig in 6-10 Tagen
payback
13 °P sammeln
  • Broschiertes Buch

è stata presentata una nuova tecnica di riduzione della potenza chiamata Voltage Scaling Stacked Transistor (VS-STACK). La tecnica proposta è stata confrontata con alcune delle tecniche di riduzione della potenza esistenti. I risultati mostrano una riduzione colossale del consumo di energia per la porta NOR a 2 ingressi. Il consumo di energia viene ridotto dal 20% al 90%. Inoltre, si registra un enorme miglioramento nel prodotto del ritardo di potenza. Questa tecnica può quindi essere utilizzata per circuiti ad alta velocità. Il circuito opera in una regione di sottosoglia, adatta ad…mehr

Produktbeschreibung
è stata presentata una nuova tecnica di riduzione della potenza chiamata Voltage Scaling Stacked Transistor (VS-STACK). La tecnica proposta è stata confrontata con alcune delle tecniche di riduzione della potenza esistenti. I risultati mostrano una riduzione colossale del consumo di energia per la porta NOR a 2 ingressi. Il consumo di energia viene ridotto dal 20% al 90%. Inoltre, si registra un enorme miglioramento nel prodotto del ritardo di potenza. Questa tecnica può quindi essere utilizzata per circuiti ad alta velocità. Il circuito opera in una regione di sottosoglia, adatta ad applicazioni che richiedono un consumo energetico estremamente ridotto.
Autorenporträt
Geetanjali Sharma ha 12 anni di esperienza di insegnamento e ricerca nel campo dell'elettronica e delle comunicazioni e della progettazione VLSI. Ha all'attivo diverse pubblicazioni in riviste e conferenze internazionali nel campo della progettazione VLSI.