Entwurf eines Multiplizierers mit hoher Geschwindigkeit und geringer Leistung - Subburayalu, Gopalakrishnan
39,90 €
inkl. MwSt.
Versandkostenfrei*
Versandfertig in 6-10 Tagen
payback
0 °P sammeln
  • Broschiertes Buch

Die Verlustleistung ist ein kritischer Parameter im modernen VLSI-Bereich. Die zunehmende Geschwindigkeit und Komplexität der heutigen Designs führt zu einem erheblichen Anstieg des Stromverbrauchs von VLSI-Chips (Very Large Scale Integration). Die Multiplikation ist ein wichtiger Bestandteil digitaler Echtzeit-Signalverarbeitungsanwendungen (DSP), die von der digitalen Filterung bis zur Bildverarbeitung reichen.Die Spurious Power Suppression Technique (SPST) verwendet eine Erkennungslogik, um den effektiven Datenbereich von Recheneinheiten zu ermitteln.

Andere Kunden interessierten sich auch für
Produktbeschreibung
Die Verlustleistung ist ein kritischer Parameter im modernen VLSI-Bereich. Die zunehmende Geschwindigkeit und Komplexität der heutigen Designs führt zu einem erheblichen Anstieg des Stromverbrauchs von VLSI-Chips (Very Large Scale Integration). Die Multiplikation ist ein wichtiger Bestandteil digitaler Echtzeit-Signalverarbeitungsanwendungen (DSP), die von der digitalen Filterung bis zur Bildverarbeitung reichen.Die Spurious Power Suppression Technique (SPST) verwendet eine Erkennungslogik, um den effektiven Datenbereich von Recheneinheiten zu ermitteln.
Autorenporträt
Dr.S.Gopalakrishnan, M.E, Ph.D., professeur adjoint, département de l'ECE, CMR College of Engineering &Technology, Hyderabad, Telangana-501401, Inde. Mme G.Sasi,B.E,M.E.,Professeur adjoint,Département de l'ECE,PSNA College of Engineering &Technology,Dindigul, Tamilnadu-624622, Inde.