Produktbild: Wide-Bandwidth High Dynamic Range D/A Converters
Band 871

Wide-Bandwidth High Dynamic Range D/A Converters

149,79 €

inkl. gesetzl. MwSt.

Beschreibung

Produktdetails

Format

PDF

Kopierschutz

Nein

Family Sharing

Nein

Text-to-Speech

Nein

Erscheinungsdatum

12.01.2006

Verlag

Springer Us

Seitenzahl

202 (Printausgabe)

Dateigröße

3699 KB

Sprache

Englisch

EAN

9780387304168

Beschreibung

Produktdetails

Format

PDF

eBooks im PDF-Format haben eine festgelegte Seitengröße und eignen sich daher nur bedingt zum Lesen auf einem tolino eReader oder Smartphone. Für den vollen Lesegenuss empfehlen wir Ihnen bei PDF-eBooks die Verwendung eines Tablets oder Computers.

Kopierschutz

Nein

Dieses eBook können Sie uneingeschränkt auf allen Geräten der tolino Familie, allen sonstigen eReadern und am PC lesen. Das eBook ist nicht kopiergeschützt und kann ein personalisiertes Wasserzeichen enthalten. Weitere Hinweise zum Lesen von eBooks mit einem personalisierten Wasserzeichen finden Sie unter Hilfe/Downloads.

Family Sharing

Nein

Mit Family Sharing können Sie eBooks innerhalb Ihrer Familie (max. sechs Mitglieder im gleichen Haushalt) teilen. Sie entscheiden selbst, welches Buch Sie mit welchem Familienmitglied teilen möchten. Auch das parallele Lesen durch verschiedene Familienmitglieder ist durch Family Sharing möglich. Um eBooks zu teilen oder geteilt zu bekommen, muss jedes Familienmitglied ein Konto bei Thalia oder einem anderen tolino-Buchhändler haben. Weitere Informationen finden Sie unter Hilfe/Family-Sharing.

Text-to-Speech

Nein

Bedeutet Ihnen Stimme mehr als Text? Mit der Funktion Text-to-Speech können Sie sich im tolino webReader und in der aktuellen Thalia – Lesen & Hören App das eBook vorlesen lassen. Weitere Informationen finden Sie unter Hilfe/Text-to-Speech.

Barrierefreiheit

  • keine Information zur Barrierefreiheit bekannt

Erscheinungsdatum

12.01.2006

Verlag

Springer Us

Seitenzahl

202 (Printausgabe)

Dateigröße

3699 KB

Sprache

Englisch

EAN

9780387304168

Kundinnen und Kunden meinen

0 Bewertungen

Informationen zu Bewertungen

Zur Abgabe einer Bewertung ist eine Anmeldung im Konto notwendig. Die Authentizität der Bewertungen wird von uns nicht überprüft. Wir behalten uns vor, Bewertungstexte, die unseren Richtlinien widersprechen, entsprechend zu kürzen oder zu löschen.

Die Bewertungen sind nach Format, Anzahl Sterne und Datum sortiert.

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kund*innen durch Ihre Meinung

Kundinnen und Kunden meinen

0 Bewertungen filtern

Weitere Artikel findest du in

  • Produktbild: Wide-Bandwidth High Dynamic Range D/A Converters
  • Glossary Abbreviations Preface 1: Digital to Analog conversion concepts 1.1 Functional aspects 1.2 Algorithmic aspects 1.3 Signal processing aspects 1.4 Circuit aspects 1.5 Conclusions 2: Framework for Analysis and Synthesis of DACs 2.1 Overview 2.2 Framework description
    3: Current Steering DACs 3.1 Basic circuit 3.2 Implementations and technology impact 4: Dynamic limitations of Current Steering DACs 4.1 State of the art in dynamic linearity 4.2 Dynamic limitations of current steering DACs 4.3 Conclusions 5: Current Steering DAC circuit error analysis 5.1 Amplitude domain errors 5.2 Time domain errors 5.3 Conclusions
    6: High-level modeling of Current Steering DACs 6.1 System modeling 6.2 Error properties and classification 6.3 Functional error generation mechanisms 6.4 Conclusions 7: Functional modeling of timing errors 7.1 Non-uniform timing 7.2 Stochastic non-uniform timing analysis 7.3 Deterministic non-uniform timing 7.4 Conclusions 8: Functional analysis of local timing errors 8.1 Local timing error analysis 8.2 High level architectural parameter tradeoffs: segmentation 8.3 Conclusions 9: Circuit analysis of local timing errors 9.1 Circuit analysis with linear models 9.2 Local timing error tradeoffs 9.3 Conclusions 10: Synthesis concepts for CS DACs 10.1 Information management in the CS DAC 10.2 Synthesis Policy 10.3 A-posteriori error correction methods 10.4 Conclusions 11: Design of a 12 bit 500 Msample/s DAC 11.1 Design approach 11.2 Architecture 11.3 Switched-Current cell
    11.4 Decoder, data synchronization and conditioning 11.5 Layout 11.6 Experimental results 11.7 Conclusions References A: Output spectrum for timing errors A.1 Power spectrum of y(t) for random timing errors A.2 Spectrum of y(t) for deterministic timing errors B: Literature data