MISE EN ¿UVRE D'UNE ARCHITECTURE DE BASE 32 BITS RISC À HAUTE PERFORMANCE

MISE EN ¿UVRE D'UNE ARCHITECTURE DE BASE 32 BITS RISC À HAUTE PERFORMANCE

Versandfertig in 6-10 Tagen
28,99 €
inkl. MwSt.
PAYBACK Punkte
14 °P sammeln!
Ce livre traite de la conception d'un processeur RISC utilisant une architecture en pipeline. Le pipelining en 5 étapes est utilisé pour améliorer la vitesse des opérations. Les 5 étapes sont la récupération, le décodage, l'exécution, la mémoire et la réécriture. Le processus de conception comprend diverses techniques de faible consommation au niveau architectural, ce qui prouve que ces méthodes sont plus efficaces que les techniques de réduction de la consommation au niveau du back-end. Les processeurs embarqués à faible consommation sont utilisés dans une grande variété d'...