Andere Kunden interessierten sich auch für
![Implémentation FPGA de filtres non linéaires pour les images couleurs]( "Implémentation FPGA de filtres non linéaires pour les images couleurs")
Implémentation FPGA de filtres non linéaires pour les images couleurs40,99 €![System on Chip (SOC) Architecture]( "System on Chip (SOC) Architecture")
System on Chip (SOC) Architecture74,99 €![SoC Physical Design]( "SoC Physical Design")
SoC Physical Design128,39 €![SoC Physical Design]( "SoC Physical Design")
SoC Physical Design63,99 €![Les fautes intermittentes dans les multiprocesseurs embarqués]( "Les fautes intermittentes dans les multiprocesseurs embarqués")
Les fautes intermittentes dans les multiprocesseurs embarqués38,99 €![Processeur tolérant aux fautes]( "Processeur tolérant aux fautes")
Processeur tolérant aux fautes38,99 €![Adaptive Techniques for Mixed Signal System on Chip]( "Adaptive Techniques for Mixed Signal System on Chip")
Adaptive Techniques for Mixed Signal System on Chip116,99 €
Cette plateforme intègre un ensemble d'IP cores de la communauté Opencores. Le fameux processeur OpenRISC 1200, le bus d'interconnexion WISHBONE, UART16550, ETHERNET, une mémoire on-chip et le module GPIO sont les modules de base qui constituent cette plateforme. La partie logicielle de cette dernière est constituée d'un système d'exploitation Linux embarqué qui a et e port e pour supporter l'architecture du processeur afin de faciliter le développement des applications. La chaine d'outils OpenRISC pour le développement logiciel a et e utilisée dans ce projet pour cross-compiler et déboguer les applications d eveloppées. Dans ce projet, la plateforme FPGA utilisée est la Spartan3E Starter Board de la famille Xilinx equipée d'une puce XC3S500E, c'est une carte `a faible cout, connue par sa grande flexibilité, dispose de ressources nécessaires pour la conception des applications embarquées.