23,99 €
inkl. MwSt.
Versandfertig in 6-10 Tagen
12 °P sammeln
Andere Kunden interessierten sich auch für
![Conception et implémentation d'une unité MAC 64 bits basée sur un FPGA]( "Conception et implémentation d'une unité MAC 64 bits basée sur un FPGA")
Conception et implémentation d'une unité MAC 64 bits basée sur un FPGA23,99 €![Projeto e Implementação de um Registo de Deslocação de 4-Bits Usando a Lógica 2PASCL]( "Projeto e Implementação de um Registo de Deslocação de 4-Bits Usando a Lógica 2PASCL")
Projeto e Implementação de um Registo de Deslocação de 4-Bits Usando a Lógica 2PASCL33,99 €![Implementação de VoIP com aplicação Softphone baseada em SIP]( "Implementação de VoIP com aplicação Softphone baseada em SIP")
Implementação de VoIP com aplicação Softphone baseada em SIP26,99 €![Implementação do MCI com uma abordagem baseada no risco com o CRDe]( "Implementação do MCI com uma abordagem baseada no risco com o CRDe")
Implementação do MCI com uma abordagem baseada no risco com o CRDe29,99 €![Design and Implementation of FPGA based 64 bit MAC Unit]( "Design and Implementation of FPGA based 64 bit MAC Unit")
Design and Implementation of FPGA based 64 bit MAC Unit23,99 €![Progettazione e implementazione di un'unità MAC a 64 bit basata su FPGA]( "Progettazione e implementazione di un'unità MAC a 64 bit basata su FPGA")
Progettazione e implementazione di un'unità MAC a 64 bit basata su FPGA23,99 €![Uma estrutura baseada em monitoramento contínuo de segurança]( "Uma estrutura baseada em monitoramento contínuo de segurança")
Uma estrutura baseada em monitoramento contínuo de segurança38,99 €
Atualmente, em VLSI, o tamanho, a potência e a velocidade da tecnologia são os principais constrangimentos à conceção de quaisquer circuitos. Nos multiplicadores normais, o atraso será maior e o número de cálculos também será maior. Por esse motivo, a velocidade dos circuitos concebidos com multiplicadores normais será baixa e consumirá mais energia. Este livro descreve a unidade de multiplicação e acumulação utilizando o multiplicador védico e as portas lógicas reversíveis DKG. O multiplicador védico é concebido utilizando o sutra Urdhava Triyagbhayam e a conceção do somador é feita utilizando a lógica reversível para efetuar operações de alta velocidade. As portas lógicas reversíveis são também uma limitação essencial para o promissor domínio da computação quântica. O multiplicador Urdhava Triyagbhayam é utilizado para a função de multiplicação, a fim de reduzir os produtos parciais no processo de multiplicação e obter um concerto elevado e uma área menor. A lógica reversível é utilizada para obter menos potência. O MAC é concebido com código Verilog, a simulação e a síntese são efectuadas no compilador RTL da Xilinx e implementadas na placa FPGA Spartan 3e.