Andere Kunden interessierten sich auch für
![IMPLEMENTAZIONE DI UN'ARCHITETTURA CORE RISC A 32 BIT AD ALTE PRESTAZIONI]( "IMPLEMENTAZIONE DI UN'ARCHITETTURA CORE RISC A 32 BIT AD ALTE PRESTAZIONI")
IMPLEMENTAZIONE DI UN'ARCHITETTURA CORE RISC A 32 BIT AD ALTE PRESTAZIONI29,99 €![Un libro di testo sul convertitore Dc-Dc ad alte prestazioni]( "Un libro di testo sul convertitore Dc-Dc ad alte prestazioni")
Un libro di testo sul convertitore Dc-Dc ad alte prestazioni26,99 €![Progettazione di filtri di decimazione ¿¿ ADC sovracampionati con alte prestazioni]( "Progettazione di filtri di decimazione ¿¿ ADC sovracampionati con alte prestazioni")
Progettazione di filtri di decimazione ¿¿ ADC sovracampionati con alte prestazioni26,99 €![Esempi di programmazione VHDL/Verilog su FPGA in ambiente Quartus II]( "Esempi di programmazione VHDL/Verilog su FPGA in ambiente Quartus II")
Esempi di programmazione VHDL/Verilog su FPGA in ambiente Quartus II45,99 €![Analisi delle prestazioni di diversestrutturedi celle DRAM basate su CMOS]( "Analisi delle prestazioni di diversestrutturedi celle DRAM basate su CMOS")
Analisi delle prestazioni di diversestrutturedi celle DRAM basate su CMOS26,99 €![Sviluppare una piattaforma Hardware/Firmware PIC16F876 riconfigurabile]( "Sviluppare una piattaforma Hardware/Firmware PIC16F876 riconfigurabile")
Sviluppare una piattaforma Hardware/Firmware PIC16F876 riconfigurabile23,99 €![SISTEMA DI SEGNALAZIONE INTELLIGENTE DEL TRAFFICO]( "SISTEMA DI SEGNALAZIONE INTELLIGENTE DEL TRAFFICO")
SISTEMA DI SEGNALAZIONE INTELLIGENTE DEL TRAFFICO29,99 €
In questo lavoro viene realizzato un classificatore di traffico che utilizza una tipologia di automi a stati finiti di nuova concezione per rappresentare l'insieme delle regole di classificazione. Il progetto comprende anche un modulo che utilizza le informazioni estratte dal classificatore per generare trame batch. La struttura complessiva può diventare il componente di distribuzione primaria per architetture di monitoraggio del traffico distribuite. La piattaforma hardware usata per l'implementazione è la scheda NetFPGA, un dispositivo ideato dall'università di Stanford per sperimentare nuove funzionalità di rete a velocità di linea. L'FPGA viene programmata col supporto di un linguaggio di descrizione dell'hardware che in questo progetto è il Verilog.