Ausführung und Analyse der Ausführung von Aufgaben außerhalb der Reihenfolge in MPSoCs
Forschungsperspektive
Versandkostenfrei!
Versandfertig in 6-10 Tagen
39,90 €
inkl. MwSt.
PAYBACK Punkte
0 °P sammeln!
Die Kommunikationsstruktur zwischen den Subsystemen kann zu Beginn des Designprozesses durch die Verwendung von Simulationsmodellen auf drei verschiedenen Abstraktionsebenen optimiert werden. Einige Fälle von Designschleifen können durch diese Erkundungsmethode vermieden werden. Anhand der Fallstudie Motion-JPEG wird der gesamte Kommunikationserkundungsprozess Schritt für Schritt veranschaulicht. Die experimentellen Ergebnisse zeigen, dass die Kommunikation zwischen Subsystemen im Vergleich zur zyklusgenauen Simulation auf höheren Abstraktionsebenen gut optimiert und bewertet werden kann. ...
Die Kommunikationsstruktur zwischen den Subsystemen kann zu Beginn des Designprozesses durch die Verwendung von Simulationsmodellen auf drei verschiedenen Abstraktionsebenen optimiert werden. Einige Fälle von Designschleifen können durch diese Erkundungsmethode vermieden werden. Anhand der Fallstudie Motion-JPEG wird der gesamte Kommunikationserkundungsprozess Schritt für Schritt veranschaulicht. Die experimentellen Ergebnisse zeigen, dass die Kommunikation zwischen Subsystemen im Vergleich zur zyklusgenauen Simulation auf höheren Abstraktionsebenen gut optimiert und bewertet werden kann. In diesem Projekt wurde eine Lösung für ein Klassifizierungsproblem entwickelt, das für die optimierte Paketzuweisung zu verschiedenen Datenpfaden innerhalb eines System-on-Chip (SoC) Netzwerkprozessors verwendet wird. Auf der Grundlage einer Spezifikation des Anwendungsfalls für unseren Klassifikator wurde der Heterogeneous Decision Graph Algorithm (HDGA) abgeleitet, ein heuristischer Ansatz zur Erstellung eines Entscheidungsbaumklassifikators, der externe Nachschlageergebnisse für bestimmte Regeltypen integriert. Es wurden verschiedene Parameter zur Optimierung des vorgeschlagenen Entscheidungsbaums ausgewertet und Simulationsergebnisse vorgelegt, um die Skalierbarkeit von HDGA für typische Problemgrößen zu zeigen. Dieses Projekt wird mit den Ergebnissen einer Implementierung auf unserer FPGA-Plattform abgeschlossen.
Andere Kunden interessierten sich für
