Rechnergestützter Entwurf hochintegrierter MOS-Schaltungen - Rosenstiel, Wolfgang; Camposano, Raul
54,99 €
versandkostenfrei*

inkl. MwSt.
Versandfertig in 2-4 Wochen
0 °P sammeln
    Broschiertes Buch

Dieses Buch enthält die notwendigen Grundlagen für das Verständnis und den Entwurf hochintegrierter MOS-Schaltungen. Obwohl der rechnerunterstützte Entwurf dabei im Vordergrund steht, werden die notwendigen physikalischen und elektrotechnischen Grundbegriffe nicht vernachlässigt. Auch wird die Herstellung integrierter Schaltungen kurz angesprochen, da ein gewisses produktionstechnisches Verständnis für den Entwurf notwendig ist. Damit ist dieses Buch weniger zur Erweiterung und Vertiefung der zu den angsprochenen Themen reichlich vorhandenen Spezialliteratur gedacht. Vielmehr sollen die…mehr

Produktbeschreibung
Dieses Buch enthält die notwendigen Grundlagen für das Verständnis und den Entwurf hochintegrierter MOS-Schaltungen. Obwohl der rechnerunterstützte Entwurf dabei im Vordergrund steht, werden die notwendigen physikalischen und elektrotechnischen Grundbegriffe nicht vernachlässigt. Auch wird die Herstellung integrierter Schaltungen kurz angesprochen, da ein gewisses produktionstechnisches Verständnis für den Entwurf notwendig ist. Damit ist dieses Buch weniger zur Erweiterung und Vertiefung der zu den angsprochenen Themen reichlich vorhandenen Spezialliteratur gedacht. Vielmehr sollen die notwendigen Grundlagen sowohl des Schaltungsentwurfs als auch der Entwurfsautomatisierung verständlich zusammengestellt werden, um den Leser in die Lage zu versetzen, auf dem Gebiet des Entwurfs hochintegrierter Schaltungen tätig zu werden und die Spezialliteratur zu verstehen. Der Leser lernt digitale MOS-Schaltungen in verschiedenen Schaltungstechniken auf der Schaltkreisebene verstehen und zu entwerfen. Es werden verschiedene Entwurfsstile vorgestellt und die geläufigen Methoden und Algorithmen für Layout-Erstellung detailliert beschrieben.
  • Produktdetails
  • Hochschultext
  • Verlag: Springer, Berlin
  • 1989.
  • Seitenzahl: 276
  • Erscheinungstermin: 6. März 1989
  • Deutsch
  • Abmessung: 244mm x 170mm x 14mm
  • Gewicht: 440g
  • ISBN-13: 9783540502784
  • ISBN-10: 3540502785
  • Artikelnr.: 24990449
Inhaltsangabe
1 Einleitung.- 2 Technologische Entwicklung.- 2.1 Ein kurzer Vergleich mit anderen Schaltungstechniken.- 2.2 Entwicklung der Integration von MOS-Schaltungen.- 2.3 Entwicklung der Entwurfsautomatisierung.- 3 MOS-Grundschaltungen.- 3.1 Elektrische Grundlagen.- 3.1.1 Elektrischer Widerstand.- 3.1.2 Kapazität.- 3.2 Der Feldeffekttransistor.- 3.2.1 Leitung in Halbleitern.- 3.2.2 Der MOS-Kondensator.- 3.2.3 Der MOS-Transistor.- 3.2.4 Der Body-Effekt.- 3.3 Schaltungstechniken.- 3.4 nMOS-Schaltungen.- 3.4.1 Der nMOS-Inverter.- 3.4.2 Der Lastwiderstand.- 3.4.3 nMOS-Treiber.- 3.4.4 nMOS-Logikschaltungen.- 3.4.5 Pass-Transistor-Logik.- 3.4.6 Speicher.- 3.5 CMOS-Schaltungen.- 3.5.1 Der CMOS-Inverter.- 3.5.2 Eingangs-/Ausgangsschaltungen.- 3.5.3 CMOS-Logikschaltungen.- 3.5.4 Transmission-Gate.- 3.6 Dynamische CMOS-Schaltungen.- 4 Entwurfsstil.- 4.1 Voll-kundenspezifische Schaltungen.- 4.2 Entwurf mit Zellen.- 4.2.1 Makrozellen.- 4.2.2 Standardzellen.- 4.3 Entwurf mit Arrays.- 4.3.1 Gate-Arrays.- 4.3.2 Sea-of-Gates.- 4.3.3 PLA.- 4.4 Programmierbare Schaltungen.- 4.5 Vergleich.- 5 Einführung in die Entwurfsautomatisierung.- 5.1 Die Darstellungsbereiche.- 5.1.1 Der Verhaltensbereich.- 5.1.2 Der Strukturbereich.- 5.1.3 Der Geometriebereich.- 5.2 Die Entwurfsebenen.- 5.3 Die Entwurfsaufgaben.- 5.3.1 Synthesewerkzeuge.- 5.3.2 Analysewerkzeuge.- 5.4 Realisierungstechnik.- 5.5 Operations-und Steuerwerk.- 6 Rechnerunterstützte Layout-Erstellung.- 6.1 Layout-Editoren und Datenstrukturen.- 6.1.1 Listen.- 6.1.2 "Bins".- 6.1.3 "Quad-Tree".- 6.1.4 Nachbarzeiger-Strukturen.- 6.1.5 "Corner-Stitching".- 6.2 Layout-Sprachen.- 6.2.1 CIF.- 6.2.2 EDIF.- 6.2.3 In Programmiersprachen eingebettete Layout-Sprachen.- 6.3 Entwurfsregeln.- 6.4 Entwurfsregel-Überprüfung.- 6.5 Symbolisches Layout.- 6.5.1 Darstellung symbolischer Layouts.- 6.5.2 Kompaktierung.- 6.6 Schaltungsextraktion.- 6.7 Überprüfung der elektrischen Regeln.- 6.8 Layout-Synthese.- 6.8.1 Zellgenerierung.- 6.8.2 Floorplanning und Plazierung.- 6.8.2.1 Rechteck-Zerlegung.- 6.8.2.2 Netzlänge.- 6.8.2.3 Partitionierungsalgorithmen für Floorplanning und Plazierung.- 6.8.3 Verdrahtung.- 6.8.3.1 Globale Verdrahtung.- 6.8.3.2 Lokale genaue Verdrahtung.- 7 Masken-und Waferherstellung.- 7.1 Maskenherstellung.- 7.2 Waferherstellung.- 7.2.1 Oxidation.- 7.2.2 Musterübertragung.- 7.2.3 Ionenimplantation.- 7.2.4 Abscheiden.- 7.2.5 Kontaktherstellung.- 7.2.6 Metallisierung.- 7.3 Der Polysffizium-Gate-nMOS-Prozeß.- 7.4 Der Silizium-Gate-CMOS-Prozeß.- 7.5 Ausbeute.- 7.6 Skalierungseffekte.- 7.6.1 Auswirkungen der Skalierung auf Transistoren.- 7.6.2 Auswirkungen der Skalierung auf Leitungen.