Optymalizacja wydajno¿ci w sieci na chipie Wielopoziomowe podej¿cie do partycjonowania sieci
-
- Polnisch ausgewählt
31,99 €
UVP
35,90 €
inkl. gesetzl. MwSt.,
Beschreibung
Produktdetails
Einband
Taschenbuch
Erscheinungsdatum
02.04.2025
Verlag
Wydawnictwo Nasza WiedzaSeitenzahl
68
Maße (L/B/H)
22/15/0,5 cm
Gewicht
119 g
Sprache
Polnisch
ISBN
978-620-8-81838-8
Rosn¿ca z¿o¿ono¿¿ uk¿adów SoC (System-on-Chip) doprowadzi¿a do w¿skiego gard¿a systemu z powodu problemów ze skalowalno¿ci¿ systemu magistrali. Prowadzi to do spadku wydajno¿ci przysz¿ych uk¿adów SoC z bardziej z¿o¿onymi obwodami wewn¿trz nich. Sie¿ na chipie (NoC) zostäa zaproponowana jako jedno z rozwi¿zä maj¿cych na celu przezwyci¿¿enie tych problemów, zw¿aszcza w odniesieniu do komunikacji mi¿dzy w¿asno¿ciami intelektualnymi (IP) w chipie. Podstawy projektowania NoC obejmuj¿ wybór topologii sieci, a zatem konieczna jest optymalizacja wydajno¿ci, aby zapewni¿ pe¿ne wykorzystanie mo¿liwo¿ci sieci. W zwi¿zku z tym zaproponowano wielopoziomowe techniki partycjonowania sieci w celu uzyskania optymalnego projektu sieci w oparciu o jej wydajno¿¿. Wydajno¿¿ sieci mierzona jest jej przepustowo¿ci¿, ¿rednim rozmiarem kolejki, czasem oczekiwania i utrat¿ danych. Technika ta jest stosowana w studium przypadku przy u¿yciu aplikacji wideo MPEG-4. Oczekuje si¿, ¿e proponowana technika zwi¿kszy wydajno¿¿ NoC.
Noch keine Bewertungen vorhanden
Verfassen Sie die erste Bewertung zu diesem Artikel
Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.
Kurze Frage zu unserer Seite
Vielen Dank für dein Feedback
Wir nutzen dein Feedback, um unsere Produktseiten zu verbessern. Bitte habe Verständnis, dass wir dir keine Rückmeldung geben können. Falls du Kontakt mit uns aufnehmen möchtest, kannst du dich aber gerne an unseren Kund*innenservice wenden.
zum Kundenservice