Produktbild: On-Chip Training NPU - Algorithm, Architecture and SoC Design
- 10%

On-Chip Training NPU - Algorithm, Architecture and SoC Design

10% sparen

104,99 € UVP 117,69 €

inkl. gesetzl. MwSt., Versandkostenfrei


Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

29.07.2024

Abbildungen

XXIII, 237 p. 234 illus., 213 illus. in color.

Verlag

Springer

Seitenzahl

237

Maße (L/B/H)

23,5/15,5/1,5 cm

Gewicht

406 g

Auflage

2023

Sprache

Englisch

ISBN

978-3-031-34239-4

Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

29.07.2024

Abbildungen

XXIII, 237 p. 234 illus., 213 illus. in color.

Verlag

Springer

Seitenzahl

237

Maße (L/B/H)

23,5/15,5/1,5 cm

Gewicht

406 g

Auflage

2023

Sprache

Englisch

ISBN

978-3-031-34239-4

Herstelleradresse

Springer-Verlag KG
Sachsenplatz 4-6
1201 Wien
AT

Email: ProductSafety@springernature.com

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)

  • Produktbild: On-Chip Training NPU - Algorithm, Architecture and SoC Design

  • Chapter 1 Introduction.- Chapter 2 A Theoretical Study on Artificial Intelligence Training.- Chapter 3 New Algorithm 1: Binary Direct Feedback Alignment for Fully-Connected layer.- Chapter 4 New Algorithm 2: Extension of Direct Feedback Alignment to Convolutional Recurrent Neural Network.- Chapter 5 DF-LNPU: A Pipelined Direct Feedback Alignment based Deep Neural Network Learning Processor for Fast Online Learning.- Chapter 6 HNPU-V1: An Adaptive DNN Training Processor Utilizing Stochastic Dynamic Fixed-point and Active Bit-precision Searching.- Chapter 7 HNPU-V2: An Energy-efficient DNN Training Processor for Robust Object Detection with Real-World Environmental Adaptation.- Chapter 8 An Overview of Energy-efficient DNN Training Processors.- Chapter 9 Conclusion.