ASIC-Implementierung des Pezaris-Multiplikators in DIT-FFT-Architekturen
-
- Deutsch ausgewählt
39,90 €
inkl. gesetzl. MwSt.,
Beschreibung
Produktdetails
Einband
Taschenbuch
Erscheinungsdatum
29.01.2023
Verlag
Verlag Unser WissenSeitenzahl
52
Maße (L/B/H)
22/15/0,4 cm
Gewicht
96 g
Auflage
1. Auflage
Sprache
Deutsch
ISBN
978-620-5-64793-6
Multiplikatoren mit großen Bitlängen haben einen großen Einfluss auf die Leistung digitaler Schaltungen in vielen Anwendungen wie Kryptographie, digitale Signalverarbeitung und Bildverarbeitung. Die Leistung vieler Berechnungsprobleme wird häufig von der Geschwindigkeit bestimmt, mit der eine Multiplikationsoperation ausgeführt werden kann. Dieses Buch gibt einen kurzen Überblick über verschiedene Multiplikatoren wie Baugh-Woley-, Pezaris-, Array-, Booth-, Vedic-Multiplikatoren und Kompressor-basierte Multiplikatoren. Das Hauptziel besteht darin, verschiedene Arten von Multiplizierern in Bezug auf Leistungsaufnahme, Fläche und Verzögerung zu vergleichen. Diese vorzeichenbehafteten Multiplikationskonzepte werden in Verilog HDL implementiert und in Cadence RTL Compiler mit 180nm Technologie umgesetzt.
Noch keine Bewertungen vorhanden
Verfassen Sie die erste Bewertung zu diesem Artikel
Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.
Kurze Frage zu unserer Seite
Vielen Dank für dein Feedback
Wir nutzen dein Feedback, um unsere Produktseiten zu verbessern. Bitte habe Verständnis, dass wir dir keine Rückmeldung geben können. Falls du Kontakt mit uns aufnehmen möchtest, kannst du dich aber gerne an unseren Kund*innenservice wenden.
zum Kundenservice