Logic Synthesis and SOC Prototyping RTL Design using VHDL
-
- Hardcover
- Taschenbuch
- eBook ausgewählt
-
Form:Einzelkauf Download
-
Sprache:Englisch
90,94 €
inkl. gesetzl. MwSt.Beschreibung
Produktdetails
Format
Kopierschutz
Nein
Family Sharing
Nein
Text-to-Speech
Nein
Erscheinungsdatum
03.01.2020
Verlag
Springer Nature SingaporeSeitenzahl
251 (Printausgabe)
Dateigröße
8582 KB
Sprache
Englisch
EAN
9789811513145
Emphasises SOC architecture and micro-architecture design with case studies
Consists of the practical scenarios and issues and helpful to graduate students and professionals
Covers SOC Design, implementation using VHDL, Synthesis and timing analysis
Covers key case studies in the generic form for processor, buses, interfaces, memory controllers, DSP and Video controllers
Noch keine Bewertungen vorhanden
Verfassen Sie die erste Bewertung zu diesem Artikel
Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.
Kurze Frage zu unserer Seite
Vielen Dank für dein Feedback
Wir nutzen dein Feedback, um unsere Produktseiten zu verbessern. Bitte habe Verständnis, dass wir dir keine Rückmeldung geben können. Falls du Kontakt mit uns aufnehmen möchtest, kannst du dich aber gerne an unseren Kund*innenservice wenden.
zum Kundenservice