KI-Beratung Beta
Vor Ort
Merkzettel Warenkorb
Produktbild: Digital Logic Design Using Verilog
- 12%

Digital Logic Design Using Verilog Coding and RTL Synthesis

12% sparen

121,99 € UVP 139,09 €

inkl. gesetzl. MwSt., Versandkostenfrei

Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

27.05.2018

Abbildungen

XXIII, 416 p. 267 illus., 226 illus. in color.

Verlag

Springer India

Seitenzahl

416

Maße (L/B/H)

23,5/15,5/2,3 cm

Gewicht

743 g

Auflage

Softcover reprint of the original 1st ed. 2016

Sprache

Englisch

ISBN

978-81-322-3838-6

Beschreibung

Rezension

“This book presents digital logic design using the hardware description language known as Verilog. … The book will help readers learn digital logic design and become familiar enough with it to work with it further in the future. It is mainly aimed as a textbook for undergraduate students to implement digital logic design in a lab. The book discusses logic design in a well-structured way covering basic to intermediate concepts.” (J. Arul, Computing Reviews, April, 2017)

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

27.05.2018

Abbildungen

XXIII, 416 p. 267 illus., 226 illus. in color.

Verlag

Springer India

Seitenzahl

416

Maße (L/B/H)

23,5/15,5/2,3 cm

Gewicht

743 g

Auflage

Softcover reprint of the original 1st ed. 2016

Sprache

Englisch

ISBN

978-81-322-3838-6

Herstelleradresse

Springer-Verlag KG
Sachsenplatz 4-6
1201 Wien
AT

Email: ProductSafety@springernature.com

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)
  • Produktbild: Digital Logic Design Using Verilog
  • Introduction.- Combinational Logic Design (Part I).- Combinational Logic Design (Part II).- Combinational Design Guidelines.- Sequential Logic Design.- Sequential Design Guidelines.- Complex Designs using Verilog RTL.- Finite State Machines.- Simulation Concepts and PLD Based Designs.- RTL Synthesis.- Static Timing Analysis (STA).- Constraining Design.- Multiple Clock Domain Designs.- Low Power Design.- RTL Design for SOCs.