Verification Techniques for System-Level Design
73,95 €
inkl. gesetzl. MwSt.Beschreibung
Produktdetails
Format
Kopierschutz
Nein
Family Sharing
Nein
Text-to-Speech
Nein
Erscheinungsdatum
27.07.2010
Verlag
Elsevier Science & Techn.Seitenzahl
256 (Printausgabe)
Sprache
Englisch
EAN
9780080553139
- First book that covers all aspects of formal and semiformal, high-level (higher than RTL) design verification targeting SoC designs
- Formal verification of high-level designs (RTL or higher)
- Verification techniques are discussed with associated system-level design methodology
Noch keine Bewertungen vorhanden
Verfassen Sie die erste Bewertung zu diesem Artikel
Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.
Kurze Frage zu unserer Seite
Vielen Dank für dein Feedback
Wir nutzen dein Feedback, um unsere Produktseiten zu verbessern. Bitte habe Verständnis, dass wir dir keine Rückmeldung geben können. Falls du Kontakt mit uns aufnehmen möchtest, kannst du dich aber gerne an unseren Kund*innenservice wenden.
zum Kundenservice