KI-Beratung Beta

Gutscheinbedingungen

**Gültig vom 05.10.2026 bis 07.10.2026 | Gültig für nicht preisgebundene fremdsprachige Bücher | Einzelne Artikel können ausgeschlossen sein | Online auf www.bücher.de einlösbar | Click & Collect nur mit Online-Zahlung (Paypal/Kreditkarte) vorab | Nicht kombinierbar mit anderen Gutscheinen oder Preisaktionen | Nur einmal pro Einkauf einlösbar | Gutschein wird auf max. 500€ Bestellwert angerechnet | Keine Barauszahlung | Nicht gültig für Versandkosten und Services

  • Produktbild: Quick-Turnaround ASIC Design in VHDL
  • Produktbild: Quick-Turnaround ASIC Design in VHDL
Band 367

Quick-Turnaround ASIC Design in VHDL Core-Based Behavioral Synthesis

146,99 €

inkl. gesetzl. MwSt., Versandkostenfrei


Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

28.09.2011

Abbildungen

XVIII, 180 p.

Verlag

Springer Us

Seitenzahl

180

Maße (L/B/H)

23,5/15,5/1,2 cm

Gewicht

318 g

Auflage

Softcover reprint of the original 1st edition 1996

Sprache

Englisch

ISBN

978-1-4612-8612-7

Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

28.09.2011

Abbildungen

XVIII, 180 p.

Verlag

Springer Us

Seitenzahl

180

Maße (L/B/H)

23,5/15,5/1,2 cm

Gewicht

318 g

Auflage

Softcover reprint of the original 1st edition 1996

Sprache

Englisch

ISBN

978-1-4612-8612-7

Herstelleradresse

Springer-Verlag KG
Sachsenplatz 4-6
1201 Wien
AT

Email: ProductSafety@springernature.com

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)

  • Produktbild: Quick-Turnaround ASIC Design in VHDL
  • Produktbild: Quick-Turnaround ASIC Design in VHDL
  • 1 Introduction.- 1.1 Problem Description.- 1.2 Design Maturity Layers.- 1.3 Proposed Approach.- 1.4 Market Trends.- 1.5 Organization of the Monograph.- 2 Background.- 2.1 The Role of ASICs.- 2.2 ASIC and ASSP design approaches.- 2.3 Classification of approaches.- 2.4 Model for Design Costs.- 2.5 Conclusion.- 3 VHDL-Based Design.- 3.1 VHDL Motivation.- 3.2 Parameterized Design with VHDL.- 3.3 Systematic DwR.- 4 Design for Reuse.- 4.1 Introduction.- 4.2 Core Design View.- 4.3 System Design View.- 4.4 Simulation Design View.- 4.5 Cost Model.- 5 Design with Reuse.- 5.1 Filter Synthesis.- 5.2 FFT Synthesis.- 6 Board Integration.- 6.1 Introduction.- 6.2 Current Design Practice.- 6.3 Virtual Prototyping.- 6.4 Board-Level Modeling.- 6.5 A Case Study.- 6.6 Conclusion.- 7 Conclusions.- 7.1 Highlights.- 7.2 Future Work.- A DwR Software.- A.1 An ADL-FIR Design.- References.