Merkzettel Warenkorb

Gutscheinbedingungen

**Gültig bis 10.06.2026 / Gültig für gebrauchte Bücher / Mindestbestellwert 20,00 € / Einzelne Artikel können ausgeschlossen sein / Online auf www.bücher.de.de / Nicht kombinierbar mit anderen Gutscheinen oder Preisaktionen / Nur einmal pro Einkauf einlösbar / Gutschein wird auf max. 500€ Bestellwert angerechnet / Keine Barauszahlung / Nicht gültig für Versandkosten und Services
  • Produktbild: Network-on-Chip Architectures
  • Produktbild: Network-on-Chip Architectures
Band 45 - 13%

Network-on-Chip Architectures A Holistic Design Exploration

Aus der Reihe Lecture Notes in Electrical Engineering
13% sparen

138,99 € UVP 160,49 €

inkl. gesetzl. MwSt., Versandkostenfrei

Lieferung nach Hause

Beschreibung

Produktdetails

Einband

Gebundene Ausgabe

Erscheinungsdatum

07.10.2009

Verlag

Springer Netherland

Seitenzahl

223

Maße (L/B/H)

24,2/16,6/2,3 cm

Gewicht

528 g

Auflage

1. Auflage

Sprache

Englisch

ISBN

978-90-481-3030-6

Beschreibung

Produktdetails

Einband

Gebundene Ausgabe

Erscheinungsdatum

07.10.2009

Verlag

Springer Netherland

Seitenzahl

223

Maße (L/B/H)

24,2/16,6/2,3 cm

Gewicht

528 g

Auflage

1. Auflage

Sprache

Englisch

ISBN

978-90-481-3030-6

Herstelleradresse

Libri GmbH
Europaallee 1
36244 Bad Hersfeld
DE

Email: [email protected]

Kundinnen und Kunden meinen

0 Bewertungen

Informationen zu Bewertungen

Zur Abgabe einer Bewertung ist eine Anmeldung im Konto notwendig. Die Authentizität der Bewertungen wird von uns nicht überprüft. Wir behalten uns vor, Bewertungstexte, die unseren Richtlinien widersprechen, entsprechend zu kürzen oder zu löschen.

Die Bewertungen sind nach Format, Anzahl Sterne und Datum sortiert.

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kund*innen durch Ihre Meinung

Kundinnen und Kunden meinen

0 Bewertungen filtern
  • Produktbild: Network-on-Chip Architectures
  • Produktbild: Network-on-Chip Architectures
  • MICRO-Architectural Exploration.- A Baseline NoC Architecture.- ViChaR: A Dynamic Virtual Channel Regulator for NoC Routers [39].- RoCo: The Row–Column Decoupled Router – A Gracefully Degrading and Energy-Efficient Modular Router Architecture for On-Chip Networks [40].- Exploring FaultoTolerant Network-on-Chip Architectures [37].- On the Effects of Process Variation in Network-on-Chip Architectures [45].- MACRO-Architectural Exploration.- The Quest for Scalable On-Chip Interconnection Networks: Bus/NoC Hybridization [15].- Design and Management of 3D Chip Multiprocessors Using Network-In-Memory (NetInMem) [43].- A Novel Dimensionally-Decomposed Router for On-Chip Communication in 3D Architectures [44].- Digest of Additional NoC MACRO-Architectural Research.- Conclusions and Future Work.