Tecniche di progettazione ad alta efficienza energetica su FPGA

Tecniche di progettazione ad alta efficienza energetica su FPGA

Obiettivo di progettazione a basso consumo energetico con ridimensionamento della capacità, sensibilità termica, standard HSTL, SSTL e LVCMOS IO e ridimensionamento della frequenza

Versandkostenfrei!
Versandfertig in 6-10 Tagen
40,99 €
inkl. MwSt.
PAYBACK Punkte
20 °P sammeln!
In questo libro abbiamo progettato un decodificatore a 64 bit, un decodificatore abilitato per l'Internet delle cose (IoT), un controller per semafori ad alta efficienza energetica, barriere automatiche basate su sensori per passaggi a livello ferroviari pubblici, un sensore di carica mobile che utilizza lo standard LVCMOS IO, un orologio da polso biomedico, un lettore Unicode per greco, latino e sindhi, un orologio digitale e un filtro FIR utilizzando Verilog. Inoltre, utilizziamo Design Goal, ridimensionamento della capacità, ridimensionamento della frequenza, approccio di progettazione ter...