Techniki projektowania energooszcz¿dnego w uk¿adach FPGA

Techniki projektowania energooszcz¿dnego w uk¿adach FPGA

Cele projektowania energooszcz¿dnego z uwzgl¿dnieniem skalowania pojemno¿ci, wra¿liwo¿ci termicznej, standardów HSTL, SSTL i LVCMOS IO oraz skalowania cz¿stotliwo¿ci

Versandkostenfrei!
Versandfertig in 6-10 Tagen
40,99 €
inkl. MwSt.
PAYBACK Punkte
20 °P sammeln!
W niniejszej ksi¿¿ce zaprojektowali¿my 64-bitowy dekoder, dekoder obs¿uguj¿cy Internet rzeczy (IoT), energooszcz¿dny kontroler sygnalizacji ¿wietlnej, automatyczne bariery oparte na czujnikach na publicznych przejazdach kolejowych, czujnik ¿adowania urz¿dze¿ mobilnych wykorzystuj¿cy standard LVCMOS IO, biomedyczny zegarek na r¿k¿, czytnik Unicode dla j¿zyków greckiego, ¿aci¿skiego i sindhi, zegar cyfrowy oraz filtr FIR wykorzystuj¿cy Verilog. Korzystamy z Design Goal, skalowania pojemno¿ci, skalowania cz¿stotliwo¿ci, podej¿cia projektowego uwzgl¿dniaj¿cego temperatur¿,...