Tamaño óptimo del búfer de reordenación para implementar ILP en superscalar
Versandkostenfrei!
Versandfertig in 1-2 Wochen
27,99 €
inkl. MwSt.
PAYBACK Punkte
14 °P sammeln!
El paralelismo a nivel de instrucción es el factor clave para mejorar el rendimiento de la CPU. El ILP se puede lograr en un procesador superscalar a nivel de microarquitectura con la ayuda de varios componentes, como la estación de reserva, el búfer de reordenación, la predicción de ramificación, etc. Este libro es un esfuerzo por encontrar el mejor tamaño posible del búfer de reordenación para lograr un nivel significativo de ILP. Este libro detalla el proceso para encontrar el tamaño óptimo del búfer de reordenación utilizando el simulador PSATsim. En este libro, el Sr. Mathur ...
El paralelismo a nivel de instrucción es el factor clave para mejorar el rendimiento de la CPU. El ILP se puede lograr en un procesador superscalar a nivel de microarquitectura con la ayuda de varios componentes, como la estación de reserva, el búfer de reordenación, la predicción de ramificación, etc. Este libro es un esfuerzo por encontrar el mejor tamaño posible del búfer de reordenación para lograr un nivel significativo de ILP. Este libro detalla el proceso para encontrar el tamaño óptimo del búfer de reordenación utilizando el simulador PSATsim. En este libro, el Sr. Mathur ha detallado el efecto de diversas estructuras de estaciones de reserva y diversos tipos de puntos de referencia en el búfer de reordenación. Basándose en el análisis de datos de estas métricas, el Sr. Mathur intenta finalmente evaluar el tamaño más favorable del búfer de reordenación.
