Riconfigurazione parziale con algoritmi AES
Versandkostenfrei!
Versandfertig in 6-10 Tagen
26,99 €
inkl. MwSt.
PAYBACK Punkte
13 °P sammeln!
Il mercato del Field Programmable Gate Array (FPGA) sta crescendo rapidamente con varie applicazioni in diversi settori. Questo lavoro riporta la Partial Reconfiguration (PR) con cui FPGA può riconfigurarsi dinamicamente. La PR potrebbe essere utile per ridurre i requisiti di area e aumentare la versatilità dei sistemi. Oggi gli algoritmi crittografici devono essere modificati per motivi di sicurezza. Inoltre l'hardware dedicato richiesto per implementare l'applicazione crittografica è costoso. Quindi, la soluzione è proposta con l'aiuto dell'informatica riconfigurabile. Qui viene esplorat...
Il mercato del Field Programmable Gate Array (FPGA) sta crescendo rapidamente con varie applicazioni in diversi settori. Questo lavoro riporta la Partial Reconfiguration (PR) con cui FPGA può riconfigurarsi dinamicamente. La PR potrebbe essere utile per ridurre i requisiti di area e aumentare la versatilità dei sistemi. Oggi gli algoritmi crittografici devono essere modificati per motivi di sicurezza. Inoltre l'hardware dedicato richiesto per implementare l'applicazione crittografica è costoso. Quindi, la soluzione è proposta con l'aiuto dell'informatica riconfigurabile. Qui viene esplorata la riconfigurazione parziale con l'algoritmo AES (Advanced Encryption Standard), per raggiungere l'obiettivo della sicurezza nella crittografia e per questo abbiamo sviluppato una nuova metodologia di crittografia/decrittografia delle chiavi e raggiunto ottime prestazioni.
Andere Kunden interessierten sich für
