Andere Kunden interessierten sich auch für
![Mise en ¿uvre de la DCT 2d à taille variable pour la compression d'images]( "Mise en ¿uvre de la DCT 2d à taille variable pour la compression d'images")
Mise en ¿uvre de la DCT 2d à taille variable pour la compression d'images26,99 €![Implementazione della DCT 2d a dimensione variabile per la compressione di immagini]( "Implementazione della DCT 2d a dimensione variabile per la compressione di immagini")
Implementazione della DCT 2d a dimensione variabile per la compressione di immagini13,99 €![Implementierung von 2d DCT variabler Größe für die Bildkompression]( "Implementierung von 2d DCT variabler Größe für die Bildkompression")
Implementierung von 2d DCT variabler Größe für die Bildkompression39,90 €![Realizaciq 2d DCT peremennogo razmera dlq szhatiq izobrazhenij]( "Realizaciq 2d DCT peremennogo razmera dlq szhatiq izobrazhenij")
Realizaciq 2d DCT peremennogo razmera dlq szhatiq izobrazhenij13,99 €![Implementation of Variable Size 2d DCT for Image Compression]( "Implementation of Variable Size 2d DCT for Image Compression")
Implementation of Variable Size 2d DCT for Image Compression26,99 €![Arquitectura VLSI para Sistema em Chip (SOC) para Compressão de Imagem]( "Arquitectura VLSI para Sistema em Chip (SOC) para Compressão de Imagem")
Arquitectura VLSI para Sistema em Chip (SOC) para Compressão de Imagem24,99 €![Implementação do algoritmo de compressão de dados LZW num sistema FPGA/CPLD]( "Implementação do algoritmo de compressão de dados LZW num sistema FPGA/CPLD")
Implementação do algoritmo de compressão de dados LZW num sistema FPGA/CPLD28,99 €
A transformação cosina discreta (DCT) é basicamente conhecida como compressão de imagens mpeg e jpeg. A razão básica pela qual ela é amplamente utilizada em todo o lado é devido à sua simplicidade e facilmente computada para uma execução mais rápida. Muita pesquisa está em curso para uma execução mais rápida da média DCT enquanto muitos algoritmos são também desenvolvidos para compressão de vídeo e imagens. A técnica antiga que está a ser usada para tamanhos limitados de imagens, quer seja a técnica de Chen ou a técnica de decomposição de colunas de fila. As implementações de hardware são difíceis e complicadas usando estes códigos, têm de passar por um esquema de codificação demorado e demorado. Neste trabalho é proposto um novo e eficiente método usando o gerador de sistemas simulink devido ao qual os códigos são automaticamente gerados e a implementação de hardware se tornou fácil. Esta arquitectura é também útil para diferentes tamanhos de imagens. Ela suporta imagens de tamanho variável. A análise de desempenho da utilização do hardware é efectivamente realizada.os códigos gerados são gerados em Verilog e a utilização do hardware é realizada por Fpga virtex 5 xc5vlx110t.