Diseño digital de SDRAM en Verilog

Diseño digital de SDRAM en Verilog

Versandkostenfrei!
Versandfertig in 1-2 Wochen
26,99 €
inkl. MwSt.
PAYBACK Punkte
13 °P sammeln!
Diseñar una memoria dinámica sincrónica de acceso aleatorio (SDRAM) de 8 MB x 16 x 4 Bancos (512 MB) utilizando el lenguaje de descripción de hardware Verilog, que puede utilizarse en cualquier aplicación basada en la memoria. Hoy en día, los ordenadores, así como otros sistemas electrónicos que requieren grandes cantidades de memoria, utilizan DRAMs para la memoria central. Gracias a la exclusiva estructura de celdas de transistores de las DRAM, es posible construir redes de memoria extremadamente densas en un único dispositivo que ocupa un espacio relativamente pequeño. Las DRAM co...