Hrushikesh Deshpande, Kailash Karande

Broschiertes Buch

Desenho fundamental e optimizado do algoritmo AES em FPGA

Beschreibung

Este livro centra-se principalmente na investigação na área recente do algoritmo de segurança de redes e na sua conceção optimizada no domínio da otimização de área. Este livro destina-se a uma vasta gama de leitores que beneficiarão de uma compreensão do algoritmo AES e do seu processo global associado à implementação de software VHDL no dispositivo FPGA da Xilinx. Inclui estudantes e profissionais no domínio do processamento e comunicação de dados, projectistas e implementadores e clientes e gestores de redes e comunicação de dados. Este livro foi concebido para ser autónomo, para leitores com poucos ou nenhuns conhecimentos de algoritmos criptográficos.

Autor

O Prof. H.S.Deshpande, que trabalha como Professor Assistente na Faculdade de Engenharia S.K.N.Sinhgad, completou o seu ME (Engenharia Eletrónica) com um projeto baseado na implementação optimizada de um algoritmo de segurança de rede em FPGA. A otimização foi feita em termos de área, reduzindo a contagem de fatias com a utilização preferencial da estrutura de RAM estática nos CLBs da FPGA.

Produktdetails

• Verlag: Edições Nosso Conhecimento
• Seitenzahl: 72
• Erscheinungstermin: 18. Dezember 2024
• Portugiesisch
• Abmessung: 220mm x 150mm x 5mm
• Gewicht: 125g
• ISBN-13: 9786208393083
• ISBN-10: 6208393086
• Artikelnr.: 72619646