Approche à faible consommation d'énergie pour la mise en ¿uvre du codage de Huffman
Pour une compression élevée des données
Versandkostenfrei!
Versandfertig in 6-10 Tagen
30,99 €
inkl. MwSt.
PAYBACK Punkte
15 °P sammeln!
Cet article présente la mise en oeuvre d'un codeur et d'un décodeur de Huffman à horloge. Le circuit de Huffman est conçu avec une horloge gatée car il optimise la dissipation d'énergie sans dégrader les performances. Cet article vise à mettre en oeuvre, à analyser et à comparer les différentes techniques de dissipation d'énergie par horloge pour la conception du circuit de Huffman sur une bibliothèque de 130 nm. La technologie utilisée dans cet article est un circuit d'horloge gated utilisant différents types de gating d'horloge afin d'obtenir les meilleures performances pour l...
Cet article présente la mise en oeuvre d'un codeur et d'un décodeur de Huffman à horloge. Le circuit de Huffman est conçu avec une horloge gatée car il optimise la dissipation d'énergie sans dégrader les performances. Cet article vise à mettre en oeuvre, à analyser et à comparer les différentes techniques de dissipation d'énergie par horloge pour la conception du circuit de Huffman sur une bibliothèque de 130 nm. La technologie utilisée dans cet article est un circuit d'horloge gated utilisant différents types de gating d'horloge afin d'obtenir les meilleures performances pour la conception de Huffman. L'horloge gated est utilisée pour contrôler le circuit de l'encodeur et du décodeur. Les résultats de la conception montrent que la technique d'asservissement de l'horloge basée sur l'AND est meilleure que l'asservissement de l'horloge basé sur le latch. Elle réduit la consommation d'énergie et la surface plus que l'asservissement de l'horloge basé sur le verrouillage. La conception de Huffman proposée est mise en oeuvre en utilisant des méthodologies de conception ASIC avec une bibliothèque technologique de 130 nm. L'architecture de la conception de Huffman a été créée en utilisant le langage Verilog HDL, Quartus II 11.1 Web Edition (32-Bit). La simulation est réalisée à l'aide de ModelSim-Altera10.0c (Quartus II 11.1) Starter Edition.
Andere Kunden interessierten sich für
