Análisis de varias estructuras DCVSL e implementación del sumador completo
Un estudio comparativo
Versandkostenfrei!
Versandfertig in 1-2 Wochen
33,99 €
inkl. MwSt.
PAYBACK Punkte
17 °P sammeln!
La Lógica de Interruptor de Voltaje en Cascada Diferencial (DCVSL) es una técnica de circuito CMOS que tiene ventajas potenciales sobre la lógica NAND/NOR convencional en términos de disipación de potencia, retardo del circuito, densidad de diseño y flexibilidad lógica. En este artículo, se ofrece una comparación detallada de todas las estructuras DCVSL, incluyendo la implementación de un circuito sumador completo con la ayuda de estas estructuras DCVSL, que incluyen DCVSL estático, DCVSL dinámico y DCVSL modificado. El análisis de rendimiento se realiza en Cadence Virtuoso 90nm C...
La Lógica de Interruptor de Voltaje en Cascada Diferencial (DCVSL) es una técnica de circuito CMOS que tiene ventajas potenciales sobre la lógica NAND/NOR convencional en términos de disipación de potencia, retardo del circuito, densidad de diseño y flexibilidad lógica. En este artículo, se ofrece una comparación detallada de todas las estructuras DCVSL, incluyendo la implementación de un circuito sumador completo con la ayuda de estas estructuras DCVSL, que incluyen DCVSL estático, DCVSL dinámico y DCVSL modificado. El análisis de rendimiento se realiza en Cadence Virtuoso 90nm CMOS Technology. El análisis de todas estas estructuras DCVSL es seguido por la implementación de Full Adder. Los sumadores son los componentes básicos de los sistemas informáticos. Los sistemas informáticos digitales utilizan ampliamente operaciones aritméticas. La suma es una operación aritmética necesaria, que es también la raíz de una operación aritmética como la multiplicación. Del mismo modo, añadiendo otra puerta XOR, la célula sumadora básica puede ser modificada para funcionar como sub-tractor, que puede ser utilizado para la división. Por lo tanto, la celda Sumadora Completa de 1 bit es el último y simple bloque de una unidad aritmética de un sistema. Por lo tanto, la célula básica Sumador Completo de 1 bit debe ser mejorada, como el rendimiento de los circuitos digitales.
Andere Kunden interessierten sich für
