Hans-Otto Leilich, Uwe Knaak

Zeitverhalten synchroner Schaltwerke

• Broschiertes Buch

Produktbeschreibung

Bei immer höherer Integrationsdichte digitaler Schaltkreise gewinnt das Zeitverhalten der Signale eine immer stärkere Bedeutung. Das Buch untersucht systematisch die Zeitabläufe in digitalen, synchron getakteten Schaltwerken. Dazu sind die üblichen graphischen Beschreibungsmittel zu einem hierarchischen Modellierungssystem erweitert. Der Schwerpunkt der Untersuchungen liegt auf der Wechselwirkung zwischen Taktversatz (clock skew) und der erreichbaren Taktfrequenz bei verschiedenen Schaltwerk-Konfigurationen. Das Buch spiegelt die Erfahrung der Autoren aus jahrzehntelanger Praxis beim Entwurf von digitalen Systemen wider und bringt die Fülle kleiner Details und "Schaltungstricks", die sonst nur in den Köpfen weniger Schaltungskonstrukteure vorhanden ist, in eine systematische, lehrbare Form. Es existiert kein vergleichbares Werk, in welchem die Grundelemente so streng analysiert und definiert werden und andererseits die daraus gebildeten Systeme ("Schaltwerke") so umfassend dargestellt wurden, daß sie als Basis für neue Systeme dienen können. Angesprochen sind alle Hochschullehrer und Studenten sowie Informatiker und Ingenieure, die sich mit Schaltungsentwurf elektronischer Systeme und mit Rechnerarchitektur befassen.

Produktdetails

• Verlag: Springer / Springer Berlin Heidelberg / Springer, Berlin
• Artikelnr. des Verlages: 978-3-540-51680-4
• 1990.
• Seitenzahl: 328
• Erscheinungstermin: 20. Juni 1990
• Deutsch
• Abmessung: 244mm x 170mm x 18mm
• Gewicht: 544g
• ISBN-13: 9783540516804
• ISBN-10: 3540516808
• Artikelnr.: 24979157

Inhaltsangabe

1 Einleitung.- 1.1 Synchrone und asynchrone digitale Systeme.- 1.2 Überblick und Behandlungsmethodik.- 2 Grundelemente synchroner Systeme.- 2.1 Signaldarstellung.- 2.2 Gatter und Netze.- 2.3 Rückgekoppelte Elemente.- 2.4 Isolierstufen.- 2.5 Rücksetz-Flipflop.- 2.6 Betriebsarten in synchronen Systemen.- 2.7 Flipflops.- 3 Schaltwerkstrukturen.- 3.1 Prozeßnetze.- 3.2 Einstufige Schaltwerke.- 3.3 Grundbegriffe doppelstufiger Schaltwerke.- 3.4 Doppelstufige Schaltwerke mit einfacher Verbindung.- 3.5 Doppelverbindungs-Schaltwerke.- 3.6 Verbindungswerke bei großem Taktversatz.- 4 Zusammenfassung.- 4.1 Ziele.- 4.2 Probleme.- 4.3 Wege.- 4.4 Schaltwerkkonfigurationen und Trends.- 4.5 Beispiel.- A Ergänzende Betrachtungen zu Gattern und Schaltnetzen.- A.l Einflußparameter auf Schaltverzögerungen.- A.2 Metastabilität.- A.3 Detailbetrachtungen zur Isolierstufe.- A.3.1 Diskussion der Parameterbereiche für die Phasenwechsel der Isolierstufe.- A.3.2 Bestimmung der Transparenzbereichsgrenzen.- A.3.3 Trenddiskussion der Stufenverzögerung.- A.3.4 Dynamischer Speichereffekt.- A.4 Impulsformung mit Gattern und Verzögerungselementen.- B Ergänzende Betrachtungen zu Flipflops.- B.l Sekundär-Signal-Verschiebung beim getakteten RS-Flipflop.- B.l.l Setzvorgang bei rückgesetztem Flipflop.- B.1.2 Setzvorgang bei gesetztem Flipflop.- B.1.3 Rücksetzvorgang bei gesetztem Flipflop.- B.l.4 Rücksetzvorgang bei rückgesetztem Flipflop.- B.2 Spezielle Betriebsweisen beim D-Flipflop.- B.2.1 D-Flipflop mit s-Übergang.- B.2.2 RTZ-D-Flipflop.- B.3 Gegenüberstellung verschiedener Flipflop-Typen.- B.4 Beispiele zur Bestimmung der Flipflop-Parameter aus Datenbuchangaben.- B.4.1 Zeitparameter für flankengetriggerte Flipflops.- B.4.2 Zeitparameter für transparente Latches.- C StatistischeBetrachtung der Verzogerungen.- C.l Die Normalverteilung.- C.2 Statistische Addition von Gatterverzögerungen.- C.2.1 Elemente mit gleichem statistischem Verhalten.- C.3 Statistische Beschreibung von Prozeßzeiten.- C.3.1 Nicht-transparente Schaltwerke.- C.3.2 Transparente Kopplung statistischer Prozesse.- C.3.2.1 Allgemeiner Ansatz.- C.3.2.2 Abschätzung am Beispiel des einstufigen Schaltwerks.- L.1 Bücher und Nachschlagwerke.- L.2 Flipflops.- L.3 Taktung von Schaltwerken.- L.4 Simulation und Timing-Analyse.- L.5 Busse und Verbindungen.- L.6 Metastabilität.- L.7 Synchronisation und Asynchrone Systeme.- L.8 Statistisches Zeitverhalten.